下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！
完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。
如果点击【立即购买】不能跳转，请更新一下APP版本，如百度APP可能有兼容性问题，更新版本即可正常使用，或者换一个浏览器（如UC浏览器）再试试
为了方便下次阅读，建议在浏览器添加书签收藏本网页
添加书签方法：
1.电脑按键盘的Ctrl键+D键即可收藏本网页
2.手机浏览器可以添加书签收藏本网页
获取更多慕课答案，欢迎在浏览器访问我们的网站：http://mooc.mengmianren.com
注：请切换至英文输入法输入域名，如果没有成功进入网站，请输入完整域名：http://mooc.mengmianren.com/
我们的公众号
打开手机微信，扫一扫下方二维码，关注微信公众号：萌面人APP
本公众号可查看各种网课答案，还可免费查看大学教材答案
点击这里，可查看公众号功能介绍
一键领取淘宝，天猫，京东，拼多多无门槛优惠券，让您购物省省省，点击这里，了解详情
1 数字电路中数制和编码 第一单元测试 1、 下列关于BCD码的几种说法中，错误的是： A:一组4位二进制数组成的BCD码只能表示一位十进制数 B:BCD码是一种人为选定的0～9这十个字符的代码 C:BCD码均为有权码 D:BCD码有多种 答案: BCD码均为有权码 2、 十进制数（-10）10的二进制补码表示为： A:（0 1010）2 B:（11010）2 C: （0 0101）2 D:（10110）2 答案: （10110）2 3、 R进制的进位规则是“逢R进1”，有1，2，…，R个数码。 A:正确 B:错误 答案: 错误 4、 任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。 A:正确 B:错误 答案: 正确 5、 ( 78.8)16 = ( )10 答案: 120.5 6、 ( 682 )10 = ( )2 答案: 1010101010 7、 （682 )10 = ( )16 答案: 2AA 8、 (011010010011)8421BCD=( )10 答案: 693 9、 (011010010011)8421BCD=( )余三码 答案: 100111000110 10、 ( 45.3 )10= ( )5421BCD 答案: 01001000.0011 11、 已知N= -0101011，则其原码为 。 答案: 10101011 12、 已知N= -0101011，则其补码为 。 答案: 11010101 13、 已知N的反码为10110011，则补码为 。 答案: 10110100 作业1 数字电路中数制和编码 第一单元作业 1、 ( 682 )10 = ( )2 = ( )16 评分规则: 解答：10 1010 1010；2AA 2、 (011010010011)8421BCD=( )10= ( )余三码 评分规则: 解答：693；100111000110每空1分 3、 已知N= -0101011，则其原码为 ，补码为 。 评分规则: 解答：10101011；11010101每空1分 4、 下列关于BCD码的几种说法中，错误的是：A. 一组4位二进制数组成的BCD码只能表示一位十进制数B. BCD码是一种人为选定的0～9这十个字符的代码C. BCD码均为有权码D. BCD码有多种 评分规则: C 2 逻辑代数概述 第二单元测试 1、 的反函数是 A: B: C: D: 答案: 2、 和逻辑式相等的是 A:ABC B:1+BC C:A D:BC 答案: A 3、 和逻辑式相等的是 A:B B:A C: D: 答案: B 4、 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为 A: B: C:BC+AD+BD D: 答案: 5、 用卡诺图法化简出函数F(A,B,C,D)=∑m(0,2,3,4,6,11,12,15)+ ∑d(8,9,10,13,14)得最简与-或式 A: B: C: D: 答案: 6、 用卡诺图法化简函数得其最简或-与表达式为： A: B: C: D: 答案: 7、 最简与或式的标准是（ ）： A:包含的与项最少 B: 各与项中包含的变量数最少 C: 包含的或项最少 D:各或项中包含的变量数最少 答案: 包含的与项最少; 各与项中包含的变量数最少 8、 表达式 是最简与非表达式 A:正确 B:错误 答案: 错误 9、 逻辑函数的标准与或表达式和最简与或表达式都是唯一的 A:正确 B:错误 答案: 错误 10、 将逻辑函数L=AB+AC+BC用卡诺图表示为： A:正确 B:错误 答案: 正确 11、 四变量的卡诺图中，四个角上小方格代表的最小项不相邻。 A:正确 B:错误 答案: 错误 12、 用卡诺图将逻辑函数化简为最简与–或式L=∑m(0,1,2,3,4,6,8,9,10,11,12,14)= A:正确 B:错误 答案: 正确 13、 条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。 A:正确 B:错误 答案: 正确 14、 使逻辑函数 为1的最小项有 个 答案: (以下答案任选其一都对)7; 七 15、 四个逻辑相邻的最小项合并，可以消去 个因子 答案: (以下答案任选其一都对)2; 两 作业2 逻辑代数概述 第二单元作业 1、 函数的反函数______。 评分规则: 2、 使逻辑函数为1的最小项有 个 评分规则: 7个 3、 四个逻辑相邻的最小项合并，可以消去 个因子 评分规则: 2个 4、 用卡诺图法化简出函数F(ABCD)=∑m(0,2,3,4,6,11,12,15)+∑d(8,9,10,13,14)得最简与-或式 评分规则: 5、 最简与或式的标准是（ ）：A. 包含的与项最少B. 各与项中包含的变量数最少C. 包含的或项最少D. 各或项中包含的变量数最少 评分规则: A，B 6、 代数法化简逻辑函数的结果是 评分规则: B 作业3 数字电路中的基本门电路 第三单元作业 1、 当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为 负载。 评分规则: 拉电流 2、 已知某型号的TTL与非门的IIH(max)＝0.02 mA，IIL(max)＝0.4 mA，IOH(max)＝0.4 mA，IOL(max)＝8 mA，则该与非门的扇出系数为 个。 评分规则: 20个 3、 TTL门电路如图所示，该电路输出端的逻辑表达式为 。 评分规则: 4、 两个TTL三态门的输出 直接连接在一起。A.可以B.不可以C.特定条件下可以 评分规则: C. 特定条件下可以 5、 TTL逻辑电路如图所示，其电路输出端的逻辑表达式为 。 评分规则: 6、 与TTL集成电路相比，CMOS集成电路具有的优点有 ， ，电源电压范围宽 评分规则: 抗干扰能力强，功耗低 7、 CMOS传输门电路如图所示，该电路输出的逻辑表达式为 。 评分规则: 3 数字电路中的基本门电路 第三单元测试 1、 已知TTL反相器的输入输出电平具有如下的电压阈值：VIL=0.8V，VOH= 3 V，VIH=1.8V，VOL=0.3 V，VCC=5V，则其低电平输入信号噪声容限VNL＝ 。 A:0.5V B:1.2V C:1.5V D:2.2V 答案: 0.5V 2、 当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为 负载。 A:拉电流 B:灌电流 C:高电平电流 D:低电平电流 答案: 拉电流 3、 以下电路均为TTL门电路，能实现功能的电路是 。 A: B: C: D: 答案: 4、 以下TTL门电路中常用于线与应用的是 作业5 组合逻辑电路分析与设计 第五单元作业 1、 试设计一个8421BCD码的奇偶判断电路，电路输入为A、B、C、D，其中A 为高位，输出为F 。要求输入为奇数时，电路输出为1；输入为偶数时，输出为0。根据题意，电路输出逻辑函数的标准与或式为F(A,B,C,D)=∑m( )，约束条件为∑m( ) = 0。 评分规则: 1,3,5,7,9；10,11,12,13,14,15 2、 若对8个特定对象进行编制，应该选择 位二进制编码器。 评分规则: 3 3、 编码器在某一时刻只能对（ ）个输入信号进行编码。 评分规则: 1 4、 分析下图所示电路的逻辑功能，正确答案为（ ）。A. 当输入不同时，输出为1；当输入相同时，输出为0。B. 当输入不同时，输出为0；当输入相同时，输出为1。C. 当输入有奇数个1时，输出为1； 否则为0。D. 当输入有偶数个1时，输出为1； 否则为0。 评分规则: C 5、 要想实现8421BCD码到余三码的转换，最简单的设计方法是使用（ ）。A. 3线-8线译码器B. 4位二进制加法器C. 4位二进制数值比较器D. 4选一数据选择器 评分规则: B 6、 下列表达式中不存在竞争冒险的有 （ ）。A. B. C. D. 评分规则: C 7、 由2线/4线译码器和与非门构成的电路如下图所示，写出其输出最简与或表达式（ ）。 评分规则: 8、 由3线/8线译码器74LS138和与非门构成的电路如下图所示，试分析并说明其逻辑功能是（ ）。 评分规则: 全减器 作业6 时序逻辑电路分析与设计 第六单元作业 1、 下列哪种方法可以构成序列信号发生器？A. 用计数器和数据选择器组成B. 用带反馈逻辑电路的移位寄存器C. 用计数器和译码器组成D. 用计数器和寄存器组成 评分规则: 答案：AB，多选或选错不得分，选对一个得一分 2、 用中规模集成计数器74LS192构成的电路如图所示，则该电路功能为 进制 法（加/减）计数器。 评分规则: 9；减一空一分 3、 用4位二进制加法计数器74161构成的计数器电路如图所示，则该计数器应用电路功能是？ 评分规则: 余3码编码的十进制加法计数器 4、 8位移位寄存器中存储的二进制数为01101001，当接成循环右移模式时，经过100个CP脉冲后，则移位寄存器中的二进制序列为（ ） 评分规则: 10010110 5、 16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器 评分规则: 10 6、 下图所示的逻辑电路，当X=0时，Y输出的序列信号是 评分规则: 1011010 7、 下图所示电路的驱动方程为（ ） 评分规则: 8、 5个触发器构成的环形计数器的无效状态数为 评分规则: 27 6 时序逻辑电路分析与设计 第六单元测试 1、 已知某个计数器的状态转换图如下所示，当计数时钟频率为800Hz时，则输出Q0、Q1、Q2的频率分别为（ ）。 A:400Hz、400Hz、400Hz B:400Hz、200Hz、100Hz C:400Hz、200Hz、200Hz D:200Hz、200Hz、200Hz 答案: 400Hz、200Hz、200Hz 2、 下图所示电路的驱动方程为（ ）： A: B: C: D: 答案: 3、 为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。 A:数码寄存器 B:移位寄存器 C:集成计数器 D:RAM储存器 答案: 移位寄存器 4、 不能组成计数器的触发器为（ ）。 A:时钟R-S触发器 B:主从D触发器 C: 维持阻塞D触发器 D:集成式J-K触发器 答案: 时钟R-S触发器 5、 5个触发器构成的环形计数器的无效状态数为（ ） A:5 B:10 C:27 D:22 答案: 27 6、 某移位寄存器的时钟脉冲频率为1 kHz，欲将存放在该寄存器中的数左移8位，完成该操作需要的时间为（ ）。 A:1ms B:7ms C:8ms D:9ms 答案: 8ms 7、 16进制加法集成计数器74161组成的电路如下图所示，该电路是_____进制计数器。 A:9 B:10 C:11 D:12 答案: 10 8、 下图所示的逻辑电路，当X=0时，Y输出的序列信号是（ ）。 A:10101 B:10011 C:1011010 D:1011011 答案: 1011010 9、 用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（ ）。 A:余3码编码的十进制加法计数器 B:循环码编码的九进制加法计数器 C:余3码编码的三进制加法计数器 D: 循环码编码的二进制加法计数器 答案: 余3码编码的十进制加法计数器 10、 下列哪种方法可以构成序列信号发生器？ A: 用计数器和数据选择器组成 B:用带反馈逻辑电路的移位寄存器 C:用计数器和译码器组成 D:用计数器和寄存器组成 答案: 用计数器和数据选择器组成; 用带反馈逻辑电路的移位寄存器 11、 判断对错： N进制计数器可以实现N分频。 A:正确 B:错误 答案: 正确 12、 一个5位二进制加法器，初始状态为00000，问经过84个输入脉冲后，此计数器的状态为（ ）。 答案: 10100 13、 分析下图所示的时序逻辑电路，该电路为 （同步/异步）计数器；当A=0时，该电路功能为 进制 （加法/减法）计数器；当A=1时，该电路功能为 进制 （加法/减法）计数器。（每空答案之间用中文分号；隔开） 答案: 同步；4；加法；4；减法 14、 用中规模集成计数器74LS192构成的电路如图所示，则该电路功能为 进制 法（加/减）计数器。（每空答案间用中文分号；隔开） 答案: 9；减 15、 已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈清零法设计一个8421BCD编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（ ）时使清零端CR置为（ ）。（答案间用中文分号；隔开） 答案: 1010；1 16、 已知集成计数器74HC193的功能表和引脚图如下所示，若利用反馈置数法设计一个余3码编码的10进制加计数器，则需要在输出Q3Q2Q1Q0=（ ）时使置数端置为（ ），并将数据输入端D3D2D1D0置为（ ）。（答案间用中文分号隔开） 答案: 1101；0；0011 17、 用中规模集成计数器74HC163构成的电路如图所示，则该电路功能为 进制加法计数器。（用阿拉伯数字表示） 答案: 80 18、 某中规模集成计数器74HCXX的功能表和简化逻辑符号如下所示。用该集成计数器连接而成的电路如下图所示。该电路是 （同步/异步）、 （加法/减法）计数器；其中74HCXX（I）片连接成 进制计数器；整个电路是 进制计数器。（答案间用中文分号隔开） 答案: 异步；加法；10；44 19、 8位移位寄存器中存储的二进制数为01101001，当接成循环右移模式时，经过100个CP脉冲后，则移位寄存器中的二进制序列为（ ）。 答案: 10010110 7 半导体存储器和可编程逻辑器件 第七单元测试 1、 下面关于RAM的叙述中，不正确的是 A:随机存储器可以随时存取信息。 B: 随机存储器掉电后信息丢失，恢复供电后信息为随机数。 C:计算机中的内存就是一种随机存储器。 D:随机存储器和只读存储器可以统一编址。 答案: 计算机中的内存就是一种随机存储器。 2、 下列存储器中，（ ）存储器在掉电后仍能保证所存储的数据不丢失。 A:EEPROM B:DRAM C:SRAM D:FIFO缓存器 答案: EEPROM 3、 某RAM有8根数据线，8位地址线，则其存储容量为 A:16K Byte B:8K Byte C:2K bit D:64K bit 答案: 2K bit 4、 下列关于EPROM的叙述，正确的是（ ）。 A:编程后可用紫外线擦除，然后重新写入数据 B:可用电信号擦除 C:在单片机系统中常被用作数据存储器 D:断电后，数据丢失 答案: 编程后可用紫外线擦除，然后重新写入数据 5、 在EDA中，IP的中文含义是（ ）。 A: 网络供应商 B:在系统编程 C: 知识产权核 D:网际协议 答案: 知识产权核 6、 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（ ）是错误的。 A:综合是纯软件的转换过程，与器件硬件结构无关 B:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的 C:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束 D: 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件 答案: 综合是纯软件的转换过程，与器件硬件结构无关 7、 在EDA工具中能完成在目标系统器件上布局布线软件称为______。 A:仿真器 B:综合器 C: 适配器 D:下载器 答案: 适配器 8、 执行Quartus II的______命令，可以检查设计电路错误。 A: Create Default Symbol B: Compiler C:Simulator D:Timing Analyzer 。 A:与非门 B:三态门 C:集电极开路门 D:缓冲门 答案: 集电极开路门 5、 两个TTL三态门的输出 直接连接在一起。 A:可以 B:特定条件下可以 C:不可以 D:不确定 答案: 特定条件下可以 6、 TTL门电路如图所示，当输入A=B=C=0时，输出Z为 。 A:0 B:1 C:高阻态 D:无法确定 答案: 高阻态 7、 CMOS逻辑门电路如下图所示，该门电路实现的逻辑功能为 。 A:与门 B:或门 C:与非门 D:或非门 答案: 或非门 8、 CMOS门电路如图所示，电路输出为 。 A:0 B:1 C:高阻态 D:无法确定 答案: 高阻态 9、 CMOS传输门电路如图所示，该电路输出的逻辑表达式为 。 A: B: C: D: 答案: 10、 CMOS电路如图所示，该电路输出的逻辑表达式为 。 A: B: C: D: 答案: 11、 与TTL集成电路相比，CMOS集成电路具有的优点有 。 A:抗干扰能力强 B:功耗低 C:工作速度快 D:电源电压范围宽 答案: 抗干扰能力强; 功耗低; 电源电压范围宽 12、 有源推拉式输出的门电路，其输出端可以并联。 A:正确 B:错误 答案: 错误 13、 判断对错：集电极开路门有高电平、低电平、高阻等状态。 A:正确 B:错误 答案: 错误 14、 判断对错：CMOS三态与门相当于一个可控的逻辑开关，CMOS传输门相当于一个可控的模拟开关。（） A:正确 B:错误 答案: 正确 15、 TTL反相器拉电流负载发生在输出 电平情况下，若负载电流越大，则输出电平越 。（答案间请用中文分号；隔开） 答案: 高；低 16、 已知某型号的TTL与非门的IIH(max)＝0.02 mA，IIL(max)＝0.4 mA，IOH(max)＝0.4 mA，IOL(max)＝8 mA，则该与非门的扇出系数为 个。 答案: 20 4 基本触发器及其应用 第四单元测试 1、 由与非门构成的基本SR锁存器在= 、= 时，将使锁存器进入复位状态。 A:1；0 B:1；1 C:0；1 D:0；0 答案: 1；0 2、 或非门组成的基本RS锁存